Sayısal haberleşme sistemlerinde esnek karar verme demodülasyon yöntemlerinin FPGA üzerinde etkin bir şekilde gerçekleştirilmesi

06.03.2018 tarihli ve 30352 sayılı Resmi Gazetede yayımlanan “Yükseköğretim Kanunu İle Bazı Kanun Ve Kanun Hükmünde Kararnamelerde Değişiklik Yapılması Hakkında Kanun” ile 18.06.2018 tarihli “Lisansüstü Tezlerin Elektronik Ortamda Toplanması, Düzenlenmesi ve Erişime Açılmasına İlişkin Yönerge” gereğince tam metin erişime açılmıştır.Sayısal haberleşme sistemlerinde esnek karar verme demodülasyon, yumuşak giriş yumuşak çıkış kod çözücü için esnek bit değerleri üreten bir demodülasyon tekniğidir. Esnek bit değerleri, kod çözücü için geniş bir aralıkta karar verme imkanı sağladığı için, katı bit değerlerine göre daha yüksek hata düzeltme performansı sağlamaktadır. Toplanır Beyaz Gauss Gürültüsü (AWGN) kanalı modelinde en iyi sonuç üreten esnek karar verme demodülasyon yöntemi Logaritmik Olabilirlik Oranı (LLR) yöntemidir. LLR yöntemi için, sahip olduğu karmaşık işlemler ve karmaşık işlemlerin gerektirdiği yüksek donanım karmaşıklığından dolayı, literatürde alternatif birçok yöntem önerilmiştir. Bu tezin amacı; sayısal haberleşme sistemlerinde kullanılan esnek karar verme demodülasyon yöntemlerini incelemek, bu yöntemlere alternatif olarak işlem karmaşıklığı ve performans açısından daha uygun bir yöntem önermek ve önerilen bu yöntemi FPGA üzerinde etkin bir şekilde gerçekleştirmektir. Bu amaçla, öncelikle literatürde yer alan ve LLR yöntemine alternatif olarak sunulmuş olan yöntemler, işlem karmaşıklığı ve performans açısından incelenmiştir. Daha sonra 8PSK demodülasyonu için karar çizgilerine olan uzaklığı esas alan yeni bir yöntem önerilmiştir. Önerilen bu yöntemin simülasyonları IEEE 802.11n LDPC kodları kullanılarak yapılmış ve geleneksel yöntemler ile karşılaştırılmıştır. Önerilen yöntem MAX yöntemine göre yaklaşık %85 işlem tasarrufu sağlamasına karşın performansta ciddi bir kayıp görülmemiştir. Son olarak önerilen yöntem FPGA üzerinde gerçeklenmiş ve MAX yöntemine göre yaklaşık %85 donanım tasarrufu sağlanmıştır. Sonuç olarak önerilen esnek karar verme demodülasyon yönteminin 8PSK esnek karar verme demodülasyon uygulamaları için daha uygun bir yöntem olduğu gösterilmiştir.In digital communication systems, soft decision demapper is a digital demodulation technique which provides soft-bit values for iterative soft-in-soft-output (SISO) channel decoder. Soft-bit values provide higher decoding performance compared to hard-bit values, because of its wide decision range. In Additive White Gaussian Noise (AWGN) channel model, optimal soft-decision technique is Log-Likelihood Ratio. Although LLR provides optimal result for soft decision, it requires complex operations that increase hardware complexity. Therefore, many estimation methods have been proposed in literature as alternative to LLR. The aim of this thesis; finding and introducing the most appropriate method for soft decision demapper applications in terms of performance and computation complexity, and its efficient FPGA implementation. Towards this aim, the soft decision demapping estimation methods which proposed in literature as alternative to LLR were investigated, in terms of performance and computation complexity. Afterwards, a new soft decision demapping estimation method, which based on distance to decision boundary, was proposed for 8PSK demodulation. The proposed method was simulated using LDPC codes of IEEE 802.11n standard and negligible performance loss has been observed compared to MAX demapping technique. Finally, the proposed method was implemented on FPGA and % 85 hardware savings has been observed compared to MAX method. Consequently, the proposed soft-decision demapping method is the most suitable method for 8PSK demodulations